返回页首

产品详细信息

参数

Function Differential Additive RMS jitter (Typ) (fs) 38 Output frequency (Max) (MHz) 250 Number of outputs 8 Output supply voltage (V) 3.3 Core supply voltage (V) 3.3 Output skew (ps) 50 Features 1:8 fanout, PCIe Gen 1-5 compliant, DB800ZL compliant, SMBus control, OE# control, Individual output enable control Operating temperature range (C) -40 to 105 Rating Catalog Output type LP-HCSL Input type LP-HCSL open-in-new 查找其它 时钟缓冲器

封装|引脚|尺寸

VQFN (RSL) 48 36 mm² 6 x 6 open-in-new 查找其它 时钟缓冲器

特性

  • 8 LP-HCSL outputs with programmable integrated 85-Ω (default) or 100-Ω differential output terminations
  • 8 hardware output enable (OE#) controls
  • Additive phase jitter after PCIE Gen5 filter: < 25 fs, RMS (maximum)
  • Additive phase jitter after DB2000Q filter: < 38 fs, RMS (maximum)
  • Supports PCIe Gen 4 and Gen 5 Common Clock (CC) and Individual Reference (IR) architectures
    • Spread spectrum-compatible
  • Output-to-output skew: < 50 ps
  • Input-to-output delay: < 3 ns
  • Fail-safe input

  • Programmable output slew rate control

  • 3.3-V core and IO supply voltages
  • Hardware-controlled low power mode (PD#)
  • Current consumption: 72 mA maximum
  • 6-mm × 6-mm, 48-pin VQFN package
open-in-new 查找其它 时钟缓冲器

描述

The CDCDB800 is a 8-output LP-HCSL, DB800ZL-compliant, clock buffer capable of distributing the reference clock for PCIe Gen 1-5, QuickPath Interconnect (QPI), UPI, SAS, and SATA interfaces. The SMBus interface and eight output enable pins allow the configuration and control of all eight outputs individually. The CDCDB800 is a DB800ZL derivative buffer and meets or exceeds the system parameters in the DB800ZL specification. It also meets or exceeds the parameters in the DB2000Q specification. The CDCDB800 is packaged in a 6-mm × 6-mm, 48-pin VQFN package.

open-in-new 查找其它 时钟缓冲器
下载
您可能感兴趣的类似产品
open-in-new 产品比较
功能与比较器件相同但引脚有所不同。
CDCDB2000 正在供货 符合 DB2000QL 标准、适用于第 1 代到第 5 代 PCIe 的 20 输出时钟缓冲器 20-output, DB2000QL compliant version

技术文档

star = TI 精选相关文档
未找到结果。请清除搜索,并重试。
查看所有 2
类型 标题 下载最新的英文版本 日期
* 数据表 CDCDB800 DB800ZL-Compliant 8-Output Clock Buffer for PCIe Gen 1 to Gen 5 数据表 2021年 7月 16日
用户指南 CDCDB800EVM User's Guide 2021年 7月 16日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
document-generic 用户指南
225
说明
CDCDB800 评估模块是一款符合 DB800ZL 标准的 8 输出 LP-HCSL 时钟缓冲器,能够为 PCIe® 第 1 代到第 5 代应用、QuickPath Interconnect (QPI)、UPI、SAS 和 SATA 接口分配参考时钟。使用 SMBus 接口和 8 输出使能引脚,可以单独配置和控制所有 8 个输出。CDCDB800 是一个 DB800ZL 衍生缓冲器,达到或超过 DB800ZL 和 DB2000Q 规格中的系统参数。
特性
  • 简便易用的评估板可扇出多达 8 个 LP-HCSL 时钟
  • 可通过 DIP 开关对输出使能引脚进行配置
  • 电路板由 3.3V 单电源供电

软件开发

支持软件 下载
SNAC072AK.ZIP (62249 KB)

设计工具和仿真

仿真模型 下载
SNAM247.ZIP (30 KB) - IBIS Model
仿真工具 下载
PSPICE® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。

除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。 

借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。

入门

  1. 申请使用 PSPICE-FOR-TI 仿真器
  2. 下载并安装
  3. 观看有关仿真入门的培训
特性
  • 利用 Cadence PSpice 技术
  • 带有一套数字模型的预装库可在最坏情形下进行时序分析
  • 动态更新确保您可以使用全新的器件型号
  • 针对仿真速度进行了优化,且不会降低精度
  • 支持对多个产品进行同步分析
  • 基于 OrCAD Capture 框架,提供对业界广泛使用的原理图捕获和仿真环境的访问权限
  • 可离线使用
  • 在各种工作条件和器件容许范围内验证设计,包括
    • 自动测量和后处理
    • Monte Carlo 分析
    • 最坏情形分析
    • 热分析

CAD/CAE 符号

封装 引脚 下载
VQFN (RSL) 48 了解详情

订购与质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/FIT 估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持

视频